Listing of all the works of the author. Click on the work title to get the full information.
Тиунов И.В. (Tiunov I.V.)
| 2016 | |
| |  | Тиунов И.В.
Программа Open TMRV: визуализация результатов технологического моделирования |
| 2017 | |
| | | Ivanova G.A., Korshunov A.V., Tiunov I.V., Zhukova T.D.
Development of Mathematical Models for Standard Cells Timing Analysis at the 28 nm Technology and Below |
| | | Lipatov I.A., Tiunov I.V.
Performance-Driven Technology Mapping for XC5510 Family FPGAs |
| 2018 | |
| | | Тиунов И.В., Липатов И.А., Железников Д.А.
Разработка методов архитектурно-ориентированного ресинтеза в маршруте автоматизированного проектирования ПЛИС |
| | | Тиунов И.В., Железников Д.А.
Разработка методов логического ресинтеза для ПЛИС на базе логических ячеек со встроенным триггером |
| 2019 | |
| | | Tiunov I.V., Lipatov I.A., Zheleznikov D.A.
Digital Circuits Resynthesis Approach for FPGAs Based on Logic Cell with Built-In Flip-Flop |
| | | Vasilyev N.O., Tiunov I.V., Ryzhova D.I.
Resynthesis for FPGA During Technology Mapping Stage |
| 2020 | |
| | | Vasilyev N.O., Tiunov I.V., Ryzhova D.I.
The simulated annealing based logical resynthesis method for lut-based fpgas |
| | | Васильев Н.О., Тиунов И.В., Рыжова Д.И.
Метод логического ресинтеза схем в маршруте проектирования на ПЛИС |
| | | Tiunov I.V.
Area-driven architecture oriented resynthesis algorithms for fpgas |
| | | Тиунов И.В.
Методы ресинтеза схем для ПЛИС на основе ячеек с разделенными выходами и обратной связью |
| 2021 | |
| | | Tiunov I.V., Vasilyev N.O.
The Modification of the ABC Synthesis Algorithm for FPGAs Considering Architecture Features |
| |
