Listing of all the works of the author. Click on the work title to get the full information.
Железников Д.А. (Zheleznikov D.A.)
| 2016 | |
| |  | Железников Д.А., Лялинский А.А.
Метод оптимизации быстродействия ПЛИС на микроархитектурном уровне с помощью механизма конвейеризации |
| 2017 | |
| | | Гаврилов С.В., Железников Д.А., Хватов В.М.
Совместное решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле |
| 2018 | |
| | | Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Хватов В.М.
Алгоритм декомпозиции на основе метода имитации отжига для реконфигурируемых систем на кристалле |
| | | Железников Д.А., Заплетина М.А., Хватов В.М.
Исследование механизма разрыва и перетрассировки на этапе топологического синтеза в базисе реконфигурируемых систем на кристалле |
| | | Тиунов И.В., Липатов И.А., Железников Д.А.
Разработка методов архитектурно-ориентированного ресинтеза в маршруте автоматизированного проектирования ПЛИС |
| | | Железников Д.А., Заплетина М.А., Хватов В.М.
Решение задачи трассировки межсоединений для реконфигурируемых систем на кристалле с различными типами коммутационных элементов |
| | | Гаврилов С.В., Железников Д.А., Чочаев Р.Ж., Эннс В.И.
Адаптация метода моделирования отжига для размещения элементов в базисе реконфигурируемых систем на кристалле |
| | | Gavrilov S.V., Zheleznikov D.A., Khvatov V.M., Chochaev R.Zh.
Clustering Optimization Based on Simulated Annealing Algorithm for Reconfigurable Systems-On-Chip |
| | | Тиунов И.В., Железников Д.А.
Разработка методов логического ресинтеза для ПЛИС на базе логических ячеек со встроенным триггером |
| | | Gavrilov S.V., Zheleznikov D.A., Khvatov V.M.
Solving the Problems of Routing Interconnects with a Resynthesis for Reconfigurable Systems on a Chip |
| 2019 | |
| | | Tiunov I.V., Lipatov I.A., Zheleznikov D.A.
Digital Circuits Resynthesis Approach for FPGAs Based on Logic Cell with Built-In Flip-Flop |
| | | Garbulina T.V., Khvatov V.M., Zheleznikov D.A.
Development and Verification of Various Formats of Functional Blocks Libraries as a Part of the Design Flow for FPGAs |
| | | Gavrilov S.V., Zheleznikov D.A., Zapletina M.A., Khvatov V.M., Chochaev R.Zh., Enns V.I.
Layout Synthesis Design Flow for Special-Purpose Reconfigurable Systems-on-a-Chip |
| | | Gavrilov S.V., Zheleznikov D.A., Chochaev R.Zh.
Simulated Annealing Based Placement Optimization for Reconfigurable Systems-on-Chip |
| | | Zapletina M.A., Zheleznikov D.A., Khvatov V.M.
The Rip-up and Reroute Technique Research for Island-Style Reconfigurable System-on-Chip |
| 2020 | |
| | | Жуков Д.В., Железников Д.А., Заплетина М.А.
Применение SAT подхода к трассировке блоков коммутации для реконфигурируемых систем на кристалле |
| | | Zapletina M.A., Zheleznikov D.A., Gavrilov S.V.
The global interconnect routing approach for reconfigurable system-on-a-chip |
| | | Заплетина М.А., Железников Д.А., Гаврилов С.В.
Иерархический подход к трассировке реконфигурируемой системы на кристалле островного типа |
| | | Чочаев Р.Ж., Железников Д.А., Иванова Г.А., Гаврилов С.В., Эннс В.И.
Модели и методы анализа структуры коммутационных ресурсов ПЛИС Обзор |
| | | Гаврилов С.В., Хватов В.М., Железников Д.А., Гарбулина Т.В.
Метод статического временного анализа с учетом трассировочных ресурсов для схем на базе реконфигурируемых систем на кристалле |
| | | Гаврилов С.В., Железников Д.А., Чочаев Р.Ж.
Разработка и сравнительный анализ методов решения задачи размещения для реконфигурируемых систем на кристалле |
| | | Gavrilov S.V., Khvatov V.M., Zheleznikov D.A., Garbulina T.V.
Post-route performance estimation method for reconfigurable systems-on-a-chip |
| | | Zhukov D.V., Zheleznikov D.A., Zapletina M.A.
The iterative sat based approach to detailed routing for reconfigurable system-on-a-chip |
| 2021 | |
| | | Chochaev R.Zh., Zheleznikov D.A., Ivanova G.A., Gavrilov S.V., Enns V.I.
FPGA Routing Architecture Estimation Models and Methods. Review |
| | | Khvatov V.M., Zheleznikov D.A.
Development of an IP-cores Libraries as Part of the Design Flow of Integrated Circuits on FPGA |
| | | Zapletina M.A., Zheleznikov D.A., Gavrilov S.V.
Improving Pathfinder Algorithm Perfomance for FPGA Routing |
| | | Khvatov V.M., Zheleznikov D.A., Gavrilov S.V.
Analysis of the Programmable Soft IP-cores Implementation for FPGAs |
| | | Кузьминова Т.Д., Хватов В.М., Железников Д.А.
Формирование состава редуцированной библиотеки логических элементов для ПЛИС |
| 2022 | |
| | | Zapletina M.A., Zheleznikov D.A.
The Acceleration Techniques for the Modified Pathfinder Routing Algorithm on an Island-Style FPGA |
| | | Khvatov V.M., Zheleznikov D.A.
Method for Determining the Optimal Composition of a Reduced Standard Cell Library for FPGA |
| |
