Listing of all the works of the author. Click on the work title to get the full information.

2018
		Stempkovsky A.L., Telpukhov D.V., Nadolenko V.V. Development of Resynthesis Flow for Improving Logical Masking Features of Combinational Circuits
		Stempkovsky A.L., Telpukhov D.V., Nadolenko V.V. Fast and Accurate Back Propagation Method for Reliability Evaluation of Logic Circuits
		Тельпухов Д.В., Надоленко В.В., Гуров С.И. Вычисление наблюдаемости элементов комбинационных логических схем с использованием бит-параллельного моделирования
2019
		Stempkovsky A.L., Telpukhov D.V., Zhukova T.D., Demeneva A.I., Nadolenko V.V., Gurov S.I. Synthesis of a Concurrent Error Detection Circuit Based on the Spectral R-Code with the Partitioning of Outputs into Groups
		Тельпухов Д.В., Деменева А.И., Надоленко В.В. Исследование и разработка автоматизированных средств моделирования случайных сбоев в современных комбинационных КМОП ИМС
		Stempkovsky A.L., Telpukhov D.V., Nadolenko V.V. Accurate Soft Error Rate Reduction using Modified Resolution Method
		Telpukhov D.V., Nadolenko V.V., Gurov S.I. Computing observability of gates in combinational logic circuits by bit-parallel simulation
2020
		Тельпухов Д.В., Надоленко В.В., Деменева А.И., Жукова Т.Д. Методы моделирования радиационно-индуцированных случайных сбоев в комбинационных схемах на схемотехническом и логическом уровне
2021
		Тельпухов Д.В., Надоленко В.В. Алгоритм логического синтеза сбоеустойчивых схем в технологическом базисе
		Stempkovsky A.L., Telpukhov D.V., Soloviev Roman, Nadolenko V.V. Increasing the Accuracy of Reliability-aware Resynthesis with Standard Cell Reliability Characterization
2022
		Тельпухов Д.В., Щелоков А.Н., Кураедов В.И., Надоленко В.В. Итеративный алгоритм генерации тестовых последовательностей для цифровых интегральных схем с учетом эквивалентных и доминирующих ошибок