Listing of all the works of the author. Click on the work title to get the full information.

2018
		Gavrilov S.V., Ryzhova D.I., Vasilyev N.O. Models and Methods of Inter-Gate Resynthesis at The Transistor Level for Nanoelectronic Circuits Based on Finfets
		Рыжова Д.И., Васильев Н.О., Жукова Т.Д. Алгоритм межвентильного ресинтеза на транзисторном уровне для автоматизированного проектирования микроэлектронных схем
2019
		Gavrilov S.V., Ryzhova D.I., Vasilyev N.O., Zhukova T.D. Algorithm of Structural Optimization for Digital CMOS Circuits
		Ivanova G.A., Ryzhova D.I., Gavrilov S.V., Vasilyev N.O., Stempkovsky A.L. Methods and Algorithms for the Logical-Topological Design of Microelectronic Circuits at the Valve and Inter-Valve Levels for Promising Technologies with a Vertical Transistor Gate
		Vasilyev N.O., Tiunov I.V., Ryzhova D.I. Resynthesis for FPGA During Technology Mapping Stage
2020
		Васильев Н.О., Иванова Г.А., Фролова П.И., Щелоков А.Н. Методы и алгоритмы межвентильного ресинтеза для логического и топологического проектирования микроэлектронных схем
		Васильев Н.О., Иванова Г.А., Фролова П.И., Щелоков А.Н. Методы логического ресинтеза для топологического проектирования микроэлектронный схем
		Васильев Н.О., Тиунов И.В., Рыжова Д.И. Метод логического ресинтеза схем в маршруте проектирования на ПЛИС
		Vasilyev N.O., Tiunov I.V., Ryzhova D.I. The simulated annealing based logical resynthesis method for lut-based fpgas
2021
		Tiunov I.V., Vasilyev N.O. The Modification of the ABC Synthesis Algorithm for FPGAs Considering Architecture Features
		Vasilyev N.O., Zapletina M.A., Ivanova G.A. The Analysis of Logic Resynthesis Methods to Increase the Fault Tolerance of Combinational Circuits for Single Failures
2022
		Vasilyev N.O., Zapletina M.A., Ivanova G.A. Classical and intelligent approaches for VLSI static timing analysis: An overview