Листинг всех работ автора. Нажмите на название работы чтобы получить по ней полную информацию.

2016
		Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рыжова Д.И. Применение теории кодирования для повышения помехозащищенности комбинационных схем
		Гуров С.И., Рыжова Д.И. Алгоритм синтеза цифровых микросхем на основе разложения Э.Н. Гильберта
		Гаврилов С.В., Гуров С.И., Жукова Т.Д., Рухлов В.С., Рыжова Д.И., Тельпухов Д.В. Методы повышения сбоеустойчивости комбинационных ИМС на основе избыточного кодирования
2017
		Гуров С.И., Жукова Т.Д., Тельпухов Д.В., Щелоков А.Н. Построение сбоеустойчивых комбинационных схем на основе битовых пространств Хемминга
		Gavrilov S.V., Gurov S.I., Zhukova T.D., Рухлов В.С., Ryzhova D.I., Telpukhov D.V. Methods to Increase Fault Tolerance of Combinational Integrated Microcircuits by Redundancy Coding
		Стемпковский А.Л., Тельпухов Д.В., Жукова Т.Д., Гуров С.И., Соловьев Р.А. Методы синтеза сбоеустойчивых комбинационных КМОП схем, обеспечивающих автоматическое исправление ошибок
2018
		Гаврилов С.В., Гуров С.И., Тельпухов Д.В., Жукова Т.Д. Использование информационной избыточности при построении сбоеустойчивых комбинационных схем
		Stempkovsky A.L., Telpukhov D.V., Gurov S.I., Zhukova T.D., Demeneva A.I. R-code for Concurrent Error Detection and Correction in the Logic Circuits
		Тельпухов Д.В., Надоленко В.В., Гуров С.И. Вычисление наблюдаемости элементов комбинационных логических схем с использованием бит-параллельного моделирования
		Тельпухов Д.В., Жукова Т.Д., Деменева А.И., Гуров С.И. Схема функционального контроля для комбинационных схем на основе R-кода
2019
		Stempkovsky A.L., Telpukhov D.V., Zhukova T.D., Demeneva A.I., Nadolenko V.V., Gurov S.I. Synthesis of a Concurrent Error Detection Circuit Based on the Spectral R-Code with the Partitioning of Outputs into Groups
		Стемпковский А.Л., Тельпухов Д.В., Гуров С.И., Жукова Т.Д., Щелоков А.Н., Новиков А.Д. Синтез СФК на основе LDPC кода с использованием мажоритарного декодирования
		Telpukhov D.V., Zhukova T.D., Demeneva A.I., Gurov S.I. Automated Synthesis of Fault-Tolerant CED Circuits Based on R-code
		Telpukhov D.V., Nadolenko V.V., Gurov S.I. Computing observability of gates in combinational logic circuits by bit-parallel simulation
2021
		Stempkovsky A.L., Zhukova T.D., Telpukhov D.V., Gurov S.I. CICADA: A New Tool to Design Circuits with Correction and Detection Abilities